NXP SemiconductorsLPC5512JBD64EMicrocontrollers - MCUs

Übersicht

Die LPC551x/S1x-MCU-Produktreihe erweitert die weltweit erste universell einsetzbare Cortex-M33-basierte MCU-Serie und bietet Entwicklern bedeutende Vorteile. Ihre Pin-, Software- und Peripheriekompatibilität ermöglicht eine einfache Bedienung und eine schnellere Markteinführung, bei gleichzeitiger Nutzung der kostengünstigen 40-nm-NVM-Prozesstechnologie.

Die LPC551x/S1x-Reihe ist die Basis der LPC5500-MCU-Serie. Sie bietet fortschrittliche Sicherheit und Systemintegration für Industrieanwendungen und für allgemeine Embedded-Märkte. Damit ermöglicht sie ein neues Level an Kosten- und Leistungseffizienz.

EMPFOHLENE PRODUKTE

Cortex-M33-Core

• • Betrieb mit einer Frequenz von bis zu 150 MHz
• • TrustZone®, Fließkommaeinheit (FPU) und Speicherschutzeinheit (MPU)
• • Integrierter Cortex-M33-Nested-Vectored-Interrupt-Controller (NVIC)
• • Nicht-maskierbarer-Interrupt-Eingang (NMI) mit einer Auswahl von Quellen
• • Serial-Wire-Debug mit acht Breakpoints und vier Watchpoints. Inklusive Serial-Wire-Ausgang für erweiterte Debug-Funktionen.
• • Taktzeitgeber

On-Chip-Speicher

• • Bis zu 256 KB On-Chip-Flash-Programmspeicher mit FLASH-Beschleuniger, Schreib- und Löschvorgänge von 256-Byte-Seiten
• • Bis zu 96 KB SRAM insgesamt, verteilt auf 16 KB SRAM auf dem Code-Bus, 64 KB SRAM auf dem Systembus (64 KB zusammenhängend) und zusätzlich 16 KB USB-SRAM auf dem Systembus, die über die USB-Schnittstelle oder allgemein verwendet werden können

Sicherheitsfunktionen

• • Arm TrustZone® aktiviert
• • PRINCE-Modul zur Echtzeitverschlüsselung von Daten, die auf den On-Chip-Flash geschrieben werden, und zur Entschlüsselung verschlüsselter Flash-Daten während des Lesens, um den Schutz von Assets zu gewähren
• • Der CASPER-Crypto-Co-Prozessor ermöglicht eine Hardwarebeschleunigung als Grundlage verschiedener Funktionen, die für asymmetrische kryptografische Algorithmen erforderlich sind, wie z. B. Elliptic Curve Cryptography (ECC)
• • AES-256-Verschlüsselungs-/Entschlüsselungs-Engine
• • Der Secure Hash Algorithm (SHA2) unterstützt einen sicheren Boot-Vorgang mit einem dedizierten DMA-Controller
• • Physikalisch nicht klonbare Funktion (PUF) mit dediziertem SRAM für Silizium-Fingerabdruck. Die PUF kann Schlüsselgrößen von 64 bis 4096 Bits generieren, speichern und rekonstruieren. Inklusive Hardware für die Schlüsselextraktion
• • Eindeutige 128-Bit-Bauteil-Seriennummer zur Identifizierung (UUID)
• • Sicherer GPIO
• • Zufallszahlengenerator (TRNG)
• • Code Watchdog

Serielle Schnittstellen

• • Die FlexComm-Schnittstelle enthält bis zu neun serielle Peripherieanschlüsse. Jede FlexComm-Schnittstelle kann von der Software als USART-, SPI-, I2C- und I2S-Schnittstelle ausgewählt werden.
• • I2C-Bus-Schnittstellen unterstützen den Fast-Mode und den Fast-Mode-Plus mit Datenraten von bis zu 1 MBit/s, mit mehrfacher Adresserkennung und Monitormodus
• • USB-2.0-Vollgeschwindigkeits-Host/Geräte-Controller mit On-Chip-PHY und dediziertem DMA-Controller, der den quarzfreien Betrieb im Gerätemodus unterstützt
• • USB-2.0-Hochgeschwindigkeits-Host/Geräte-Controller mit On-Chip-Hochgeschwindigkeits-PHY

Digitale Peripheriegeräte

• • DMA0-Controller mit 23 Kanälen und bis zu 22 programmierbaren Triggern, die auf alle Speicher und DMA-fähigen Peripheriegeräte zugreifen können
• • DMA1-Controller mit 10 Kanälen und bis zu 15 programmierbaren Triggern, die auf alle Speicher und DMA-fähigen Peripheriegeräte zugreifen können
• • CAN-FD-Modul mit dediziertem DMA-Controller
• • CRC-Motorblock kann anhand gelieferter Daten eine zyklische Redundanzprüfung (CRC) berechnen durch die Nutzung von drei Standardpolynomen mit DMA-Unterstützung
• • Bis zu 64 Universal-Ein-/-Ausgangs-Pins (GPIO)
• • Die GPIO-Register befinden sich auf einem Hochgeschwindigkeitsbus (AHB), was einen schnellen Zugriff ermöglicht. Der DMA unterstützt GPIO-Anschlüsse
• • Bis zu acht GPIOs können als Pin-Interrupts (PINT) ausgewählt werden, ausgelöst durch steigende, fallende oder beide Eingangskanten
• • Zwei GPIO-Grouped-Interrupts (GINT) ermöglichen ein Interrupt basierend auf einer logischen Kombination (UND/ODER) von Eingangszuständen
• • E/A-Pin-Konfiguration mit Unterstützung für bis zu 16 Funktionsoptionen
• • Programmierbare Logikeinheit (PLU) zur Erstellung kleiner kombinatorischer und/oder sequenzieller Logiknetzwerke, einschließlich Zustandsmaschinen

Analoge Peripherie

• • 16-Bit-AD-Wandler mit fünf Differentialkanalpaaren (oder 10 einendigen Kanälen) und mit mehreren internen und externen Trigger-Eingängen und Abtastraten von bis zu 2,0 Mio. Abtastungen/Sek. Der AD-Wandler unterstützt zwei unabhängige Umwandlungssequenzen
• • Integrierter Temperatursensor angeschlossen
• • Komparator mit fünf Eingangspins und externer oder interner Referenzspannung

Timer

• • Fünf asynchrone 32-Bit-Standard-Universal-Timer/Zähler, die bis zu vier Erfassungseingänge und vier Vergleichsausgänge unterstützen. Spezifische Timerereignisse können zur Erzeugung von DMA-Anforderungen ausgewählt werden
• • Ein Pulsweitenmodulator (SCTimer/PWM) mit 8 Eingangs- und 10 Ausgangsfunktionen (einschließlich 16 Capture- und Matchregistern). Ein- und Ausgänge können von oder zu externen Pins und intern zu oder von ausgewählten Peripheriegeräten geleitet werden. Intern unterstützt der SCTimer/PWM 16 Match/Captures, 16 Ereignisse und 32 Zustände.
• • 32-Bit-Echtzeituhr (RTC) mit Auflösung von 1 s, die Always-on läuft. Ein weiterer Timer im RTC kann zur Aktivierung aus allen stromsparenden Modi verwendet werden, einschließlich dem Deep-Power-Down, mit einer Auflösung von 1 ms
• • Mehrkanal-Multiraten-24-Bit-Timer (MRT) für wiederholte Interrupt-Generierung von bis zu vier programmierbaren vorgegebenen Raten
• • Fenster-Watchdog-Timer (WWDT) mit FRO 1 MHZ als Taktquelle
• • Der Micro-Tick-Timer wird vom Watchdog-Oszillator betrieben und kann das Gerät aus dem Schlaf- oder Tiefschlaf-Modus wecken
• • Freilaufender 42-Bit-OS-Timer als kontinuierlicher Zeitgeber für das System, verfügbar in allen Modi mit reduzierter Leistung

Takterzeugung

• • Interner freilaufender Oszillator (FRO)
• • Interner freilaufender 32-kHz-Oszillator (FRO)
• • Interner stromsparender Oszillator (FRO 1 MHz)
• • Quarzoszillator mit einer Betriebsfrequenz von 1 MHz bis 25 MHz. Option für externen Takteingang (Bypass-Modus) für Taktfrequenzen von bis zu 25 MHz
• • Quarzoszillator mit Betriebsfrequenz von 32,768 kHz
• • PLL0 und LLL1 ermöglichen einen CPU-Betrieb bis zur maximalen CPU-Rate, ohne einen externen Hochfrequenztakt
• • Taktausgabefunktion mit Teiler zur Überwachung interner Takte
• • Frequenzmesseinheit zur Messung der Frequenz eines On-Chip- oder Off-Chip-Taktsignals

Energiesparmodi

• • Integrierte Power-Management-Unit (PMU) zur Minimierung des Stromverbrauchs
• • Modi mit reduzierter Leistung: Schlaf, Tiefschlaf mit RAM-Erhaltung, Herunterfahren mit RAM-Erhaltung und CPU0-Erhaltung und Deep-Power-Down mit RAM-Erhaltung
• • Konfigurierbare Weckoptionen von peripheren Interrupts
• • Der Micro-Tick-Timer, betrieben vom Watchdog-Oszillator, und der Echtzeittakt (RTC), betrieben vom 32,678-kHz-Takt, können das Gerät aus dem Schlaf- und Tiefschlafmodus wecken
• • Power-On-Reset (POR)
• • Spannungsabfallerkennung (BOD) mit separaten Schwellenwerten für Interrupt und erzwungenes Reset

Zusätzliche Informationen

• • Betrieb über einen internen DC-DC-Wandler
• • Einzelnetzteil mit 1,8 V bis 3,6 V
• • JTAG-Grenzscan-Unterstützung
• • Betriebstemperaturbereich von -40 °C bis +105 °C
• • Verfügbar in den Gehäusen HLQFP100, VFBGA98 und HTQFP64

Datenblatt herunterladen